<?xml version="1.0" encoding="gbk"?> <rss version="2.0"><channel> <title>定阅帖子更新</title> <link>http://www.broadkey.com.cn/XML.ASP</link><description>TEAM Board - 意得法电子</description> <copyright>TEAM 2.0.5 Release</copyright><generator>TEAM Board by TEAM5.Cn Studio</generator> <ttl>30</ttl><item><link>http://www.broadkey.com.cn/Thread.asp?tid=19 </link><title>EPM7000/3000的几个全局输入脚</title><author>aaron</author><pubDate>2009-11-24 10:47:29</pubDate><description><![CDATA[GCLK：全局时钟脚，这个脚的驱动能力最强，到所有逻辑单元的延时基本相同，所以如系统有外部时钟输入，建议定义此脚为时钟脚。如想用其他脚为时钟输入，必须在在菜单：Assign&gt;Global project logic synthesis&gt;Automatic global&gt;把GCLK前面的勾去掉。这样任意一个I/O脚均可做时钟输入脚。<br />
OE1：全局输出使能,如有三态输出，建议由此脚来控制（也可由内部逻辑产生输出使能信号），优点和用法同上。<br />
OE2/GCLK2：全局输出使能/全局时钟脚，两者皆可。<br />
GCLRn：全局清零，如有寄存器清零，建议由此脚来控制（也可由内部逻辑产生清零信号），优点和用法同上。<br />
分配这些脚和分配普通I/O脚是一样的， 先在Assign&gt;device中选好器件型号，再在Assign&gt;pin中填入你想分配的管脚号和类型，或直接在原理图中选中input或output,点鼠标右键，选&gt;assign pin,填入你想分配的管脚号，编译一遍即可。但要注意菜单：Assign&gt;Global project logic synthesis&gt;Automatic global&gt;中的设置。]]></description></item></channel></rss>