赛灵思平台市场营销总监 Brent Przybus 指出：“每款新套件都提供了经验证的设计出发点，设计人员借此可以加速产品上市进程，同时还能获得他们所需的工具，以确保能专注于产品的创新工作。我们为设计人员提供了全套精心优化的开发资源，可帮助他们快速启动设计工作，并最大限度地利用 Virtex-6 和 Spartan-6 FPGA 系列的真正创新功能和特性。”

套件充分利用FPGA器件功能与ISE设计套件创新
      上述套件既支持利用 Virtex-6 系列 FPGA 面向高计算强度、高速、高密度 SoC 应用的设计开发，也支持利用 Spartan-6 系列 FPGA 面向注重性能、尺寸、功耗及成本的应用的设计开发。每个套件都充分利用上述两大 FPGA 系列内的重要功能，包括：带有集成PCI Express® 端点模块的低功耗高速串行收发器、集成存储器控制器，以及具有前加法器和先进控制功能的高级高性能数字信号处理芯片。

      ISE® 设计套件 11.4版本对每个套件都提供支持，为Spartan-6 FPGA设计降低25%的运行时间，为之前发布的大型、复杂和高度使用的Virtex-6 SOC设计降低30%的运行时间。

      所有套件配套提供可扩展的开发板、全功能的领域专用 IP核、目标参考设计、设计样例、完整的文档和线缆等，使设计人员可立即启动开发工作。经全面验证的目标参考设计是每个套件的核心，专门针对其支持的设计领域进行了精心优化，而且既可按其原样直接使用，也可加以修改扩展后再使用。客户还能获得源代码和仿真文件，用于在设计环境中构建自己的最终应用。

      这些套件建立在今年早些时候宣布推出的 Spartan-6 FPGA 和Virtex-6 FPGA 基础评估套件的基础之上，随后赛灵思及其生态合作伙伴还将推出 DSP和市场专用开发套件，如 2009 年11 月已推出的 Virtex-6 FPGA 广播连接套件。

连接功能开发
      连接开发套件包含目标参考设计，其将 FPGA 内的硬件模块、赛灵思连接 IP 以及赛灵思联盟计划重要成员Northwest Logic公司的IP完美整合在一起，提供全面可扩展的 PCIe 到 XAUI 或千兆位以太网的桥接器。客户可在 Virtex-6 FPGA 套件中选择完全符合 PCIe gen 1 或 gen 2 x1、x2、x4 标准的版本，调整 DMA 设置以优化系统带宽，从外部 DDR3 存储器中读/写数据，并链接到系统环境中的全 XAUI接口。Spartan-6 FPGA 套件帮助设计人员利用完整授权的Northwest Logic DMA引擎IP，将完全符合 PCIe gen 1 标准的接口与千兆位以太网相链接。这两款套件帮助设计人员测量系统带宽，优化设置，以降低主机系统环境的功耗与成本。预先加载的目标参考设计经过精心优化，可展示采用最高运行频率达 250MHz的四个不同时钟域的全功能连接系统。

嵌入式开发
      嵌入式开发套件帮助软件开发人员利用与ISE 11.4嵌入式版本一起提供的赛灵思 SDK（软件开发套件）环境立即启动开发工作。开发人员能运行并修改作为目标参考设计一部分提供的代码样本，充分利用全面实施的 MicroBlaze® 32 位 RISC 软处理器内核和全套常见处理器外设，其中包括 UART、多端口存储控制器 (MPMC)、闪存、三态以太网 MAC (TEMAC)、通用 IP (GPIO)、I2C/SPI、定时器/中断控制器及调试端口等。利用作为EDK （嵌入式开发套件）环境一部分的外设库，硬件设计人员可利用基础系统构建商（BSP）工具修改参考设计，实现性能、功耗或资源优化，进一步扩展代码，优化主要功能，确保实施方案充分发挥 FPGA 资源的优势。

      Tata Elxsi 公司的产品设计服务经理 Santosh R. Kulkarni 指出：“赛灵思 Spartan-6 FPGA 嵌入式设计平台大幅简化了我们移植无线压缩算法软件到最新低成本 FPGA 技术上的工作。利用带有 DDR3存储控制器和千兆以太网的预先验证的 MicroBlaze 处理器子系统设计，我们在数小时内就能让软件在 SP605开发上启动并运行起来，而且相对于前代设计而言，我们还实现了 50% 以上的性能提升。”

      安捷伦科技公司的研究工程师 Nathan Jachimiec 指出：“赛灵思推出的最新 Spartan-6 嵌入式套件给我留下了深刻印象。打开套件，几分钟内我就能运行开箱即用的演示并快速评估MicroBlaze处理器子系统的功能，该子系统带有千兆网络、视频接口以及运行速度为 800Mbps 的 Spartan-6 FPGA 硬 DDR3 存储控制器。开发板上的 FMC 子卡接口和可定制的嵌入式参考设计将帮助我非常容易地对千兆位级收发器设计进行界面设定和定义。”

数字信号处理开发
      借助该数字信号处理开发套件，运算和硬件开发人员都能评估在最终应用中可用作构建块的通用数字信号处理元件的性能及实施类型。每款套件将包含一个针对 Virtex-6 和 Spartan-6 FPGA优化的目标参考设计，并可利用 具有System Generator 设计环境的DSP IP和ISE 设计套件系统版本。