存储PC BIOS代码，支持Firmware Hub (FWH)和 Low Pin Count (LPC)双架构，提高PC制造商的生产灵活性
 中国，2004年8月26日- 意法半导体（纽约证券交易所：ST）近日推出8兆位闪存M50FLW080，用于在基于Intel 和非Intel 芯片组的PC机内存储BIOS代码，新芯片适用于各种台式机、笔记本电脑和服务器。新产品扩展了ST研制的M50FLW系列产品的存储密度，这一系列产品率先实现在同一芯片上同时支持Firmware Hub（FWH）和Low Pin Count (LPC)两种结构。
新的M50FLW080是一个1M x 8-bit非易失性（NV）存储器，单电源供电电压为3.0V ~ 3.6V。通过对START时隙的前四位进行解码后，再对两个指令集中的一个进行全解码，操作相应的总线协议，片内独特的自动检测电路能够判断器件当前正工作在FWH环境还是LPC环境。因为LPC和FWH模式兼容英特尔公司的LPC接口技术规范1.1版，该器件支持多字节编程（单次编程最多4 字节）和多字节读取（单次最多可读取128字节）操作。
双接口功能简化了PC制造商的设计和生产流程，大幅度提高了灵活性，并降低了存货的要求和风险性。其中，LPC属于一种灵活性很高的33MHz接口，在近一、两年内，它将在大多数新型PC机内取代早期的ISA（工业标准结构）总线；FWH是英特尔公司的专有协议，属于LPC规范 。
此外，M50FLW080还提供精细的擦除和编程粒度，特别适合BIOS参数的擦写操作。存储空间可分为16等块，每块64千字节。其中三个存储块又分为16个统一的扇区，每个扇区4千字节。至于这三个块在存储映象图的位置，该器件为用户提供了两种选择：两个块位于存储映象图的顶部，另一个在底部；或一个在顶部，其余两个在底部。所有的存储块和扇区均可独立擦除，也可施加单独的保护，以防止意外的编程或擦除操作发生。
为了组装前的生产编程目的，Address/Address Multiplexed（A/A Mux）接口可以兼容现有的闪存编程器，典型四字节编程时间为10us，当选用12V电源引脚时，编程和擦除时间都会相应地减少。
M50FLW080的样片已经上市，产品封装采用PLCC32, TSOP32 (8mm x 14mm) 和 TSOP40 (10mm x 20mm)，工作温度20oC 到 +85oC。订购10000件的美国市场单价为2.4美元。
|
意法半导体（ST）公司简介
意法半导体，是微电子应用领域中开发供应半导体解决方案的世界级主导厂商。硅片与系统技术的完美结合，雄厚的制造实力，广泛的知识产权组合(IP)，以及强大的战略合作伙伴关系，使意法半导体在系统级芯片(SoC)技术方面居最前沿地位。在今天实现技术一体化的发展趋势中，ST的产品扮演了一个重要的角色。公司股票分别在纽约股票交易所、巴黎Euronext股票交易所和米兰股票交易所上市。2005年，公司净收入88.8亿美元，净收益2.66亿美元，详情请访问ST网站：www.st.com
或ST中文网站www.stmicroelectronics.com.cn。
|
|
|
 |
|
)window.location='http://www.st.com/stonline/press/news/year2004/p1491mbig.jpg')