ST完成了标准复杂性的65-nm 系统芯片演示品的设计
中国，2004年12月17日 ― 意法半导体（纽约证券交易所：STM）今天发布了世界第一个65nm (0.065微米) CMOS设计平台，65nm设计平台是半导体发展过程中的一个重要的转折点，芯片设计人员可以利用这个平台开发下一代系统芯片(SoC)产品，以满足低功率、无线通信、网络、消费电子和高速数据的应用需求。为了全面演示这一先进的技术，ST还同时发布了一个65-nm 复杂系统芯片的设计方案。
ST的标准65-nm单元库平台包括多个可选制程，可以针对高性能、低功耗或通用功能优化每个单元，每个制程都将90-nm的产品尺寸降低了一半，同时将速度提高了30%，或者把工作漏电流降低了一半，从而降低了系统的功耗。这个平台提供两个性能和密度优化的标准单元库，它们提供多达1500多个单元、多个电压输入/输出、多个存储器和模拟IP（知识产权）模块，单元密度高达800,000多逻辑门每平方毫米，核心电源电压1.0V 或 1.2V，金属节距0.20微米，金属轨迹层六到十层。
ST负责平台开发的部门副总裁Didier Chapuis说：“第一个推出65-nm设计平台，一般而言，验证了我们的联盟战略的正确性，具体而言，验证了Crolles2联盟的合作成果。”
因为我们战胜了推出65-nm设计平台所面临的一切挑战，所以我们的客户将能够为市场提供成本低廉而性能最优的产品。”
ST正在加紧开发后续产品以扩大初期平台产品范围，不久将推出包括SOI（绝缘膜上硅）型产品和高性能集成无源器件在内的新产品。
ST的65-nm制造工艺是ST、飞思卡尔和飞利浦组成的Crolles2联盟的开发成果，新的65-nm CMOS设计平台则利用了这项技术的多特性和模块化的优点。此外，Crolles2联盟还开发出了几项能够提高这项技术的易用性的服务，例如：缩短原型周期、降低光刻机成本和应用电子束技术，其中缩短原型周期将开发周期降低到一个星期内，并已在130-nm IC上得到验证，而电子束技术无需光刻就可以完成产品定制。另外，一个往复式多项目标线（shuttle multi-project reticle）服务已经开始在65-nm设计中使用。
ST的65-nm设计平台得到Cadence、Mentor Graphics和Synopsys公司开发的CAD工具的全面支持，这些先进的计算机辅助设计工具均是这三家公司与其EDA合作伙伴的研发中心合作开发的。
技术详细说明
单元库特性：
- 规格齐全的 1.2V、1.8V、 2.5V 输入输出单元;
- 密度极高的嵌入式存储器，包括单端口存储器、双端口存储器和只读存储器；其中单端口存储器采用存储单元0.5平方微米的6T-SRAM技术；
- 一个与其它制程完全兼容的低成本制程，支持的嵌入式DRAM高达64-Mbit，存储单元面积0.12平方微米；
- 节能技术，如自适应工作，低压（Vdd）工作，电源关断（power shutdown），以及待机模式。
- 正在开发的各种模拟和射频IP模块，以满足单一系统超级集成的需求；
- 各种复杂的IP模块，如微控制器和数字信号处理器。
|
意法半导体（ST）公司简介
意法半导体，是微电子应用领域中开发供应半导体解决方案的世界级主导厂商。硅片与系统技术的完美结合，雄厚的制造实力，广泛的知识产权组合(IP)，以及强大的战略合作伙伴关系，使意法半导体在系统级芯片(SoC)技术方面居最前沿地位。在今天实现技术一体化的发展趋势中，ST的产品扮演了一个重要的角色。公司股票分别在纽约股票交易所、巴黎Euronext股票交易所和米兰股票交易所上市。2005年，公司净收入88.8亿美元，净收益2.66亿美元，详情请访问ST网站：www.st.com
或ST中文网站www.stmicroelectronics.com.cn。
|
|
|
 |
|
